(54) IC MEMORY


(11) 59-45695 (A) (43) 14.3.1984 (19) JP

(21) Appl. No. 57-157217 (22) 7.9.1982 (71) FUJITSU K.K. (72) YUUICHI FURUKAWA

(51) Int. Cl³. G11C17/00.G11C29/00

PURPOSE: To control the frequency of writing to a rewritable PROM easily and securely, by disposing a circuit which controls the frequency of writing and a general data storage circuit discretely on the same substrate.

CONSTITUTION: The writing and reading of the rewritable PROM (EEPROM) 3 are controlled through the 1st control part 1a. The frequency of the rewriting of the EEPROM3 is counted and stored by the 2nd control part 2a, counter 5, EEPROM7, etc., and compared by a comparing part 6a with the limit value of an ROM4a to control the rewriting frequency of the EEPROM3. The EEPROM3 including this general data storage circuit and a writing frequency control circuit including the control part 2a, counter 5, EEPROM7, ROM4a, comparing part 6a, etc., are disposed discretely on the same chip 10, and their outputs are sent out through different terminals. This constitution controls the rewriting frequency of the rewritable programmable ROM easily and securely.



2: 1st storage part (EEPROM), 48: 2nd storage part (ROM). 7: 3rd storage part (EEPROM), at bus

(JP) 日本国特許庁 (JP)

10 特許出願公開

⑩公開特許公報(A)

昭59-45695

⑤ Int. Cl.³G 11 C 17/00 29/00

識別記号 101 庁内整理番号 6549-5B 7922-5B 砂公開 昭和59年(1984)3月14日

発明の数 1 審査請求 未請求

(全 4 頁)

ØÎC×モリ

②特 願 昭57-157217

②出 願昭57(1982)9月7日

②発 明 者 古川祐一

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

少代 理 人 弁理士 松岡宏四郎

iyi ka

1. 福明の名称

【 じ ノモリ 2. 特許請求の報酬

何一共初上に、汎用データを記録するボ1の記録手段、お示1記録手段の容込明数を計数する中段、移送込明数計数における複数の管理値を記憶する第2の記録手段、放計数手段による計数データを実践する第3の記録手段、放出3記録事段の計算データを返2記録手段における複数の行理域と比較する手段を値えてなり、第1、第3記録事段を収集の変出し専用記憶何所、第2記録事段を収集の設出し専用記憶何所により構成し、制動部は第1記録手段の評別にかける問題数テータに1を加力して計数データを実現せしめ、更に計数データを実現せしめ、更に計数データを実現せしめ、更に計数データを実現せしめ、更に計数データを実現せしめ、更に計数データを連載を活出せ

3. 発明の評別な説明

しめるととを作用とするICメモリ。

(4) 発明の技術分野

本格明は 後気角去可能の統出し年用配性回路 (EEPROM)による ICメモリの改良に関する。

(b) 技術の背景

従来より半導体技術の発速に伴い多根のICメ モリが提供されている。説出し専用記憶回路/ま 子(ROM)は一度記録した内容を何回でも読出 しが出来、且その間にあって迅速の供給を遮断し ても記憶が失われない不復免性のメモリである。 ROMにも複数の種類が提供されており、例 え ば文字のドットナータのように 一旦記憶すれば 書 響える必要のない用途に適用するものヤシステム にかける初期化動作のプログラムのように登録え の頻度は少いが良い時間間隔であっても書着え後 能が必要な用途に適用するものが存在する。とゝ では茯者のために提供される通常のメモリにおけ るは込み気出し動作にないてはROMとして作動 し、異なる状気信号の操作によって記憶内容を用 去し、折たにテータを含込むことが可能な BEP ROMに関するものである。

(c) 従来技術と問題点

THE PROPERTY

processing the properties of the process of the pro

従来よりEEPROM は有限の河えば10°~ 10°回の讲込み均益を有し、その保護範囲でメ モリ劫作が保証されている。従ってシステムに退 込んで利用するとき、鍵EEPROM の選込みお 俞に比較して、群込外別度が抱めて少く、セジチ 寿命を意識する必要がないときには正込み回むは 金く宮理することなく放理しても開題はない。し かしぜ込み特合に比較して要込み最近が割合に多 いときは、EEPROM を替込み回数管理するた めの回路を設けて計数し、指定された限度に延し たときは以後に発生する確度が高い酸器を設ける ためEEPROM を契換する使用方法が行われて いる。第1回に従来における各込回数督連手政を 偏えたEEPROM のプロック図を示す。図にか いて1は第1測貨部、2は第2割砂部、3は錦1 記憶部、4は新2記憶部、5はカウンタかよび6 は比較部である。 第1 制御部1はパスを絵由して 受信する第1記憶形3分の汎用テータDATA1 についてアドレスデーメADD1、制作信号CO

NT1かよびWEを与えて書込み動作または第1記録部3の規取り動作を制御する他、第1記憶部の構込回数を普理するためアドルスデータADD2、加御信号CONT2を与えて書込回数の計数データDATA2を第1記憶部3の一部假域に等込一説出すための制御を行う。第2制数部2は第1制御部1よりのライトイネーフル信号WEを受信する制度カウンタ5の保持する旧計数データCCLにを送出して1を加算せしめて計数データDATA2を第1制御部1へ送出ませる。

このように親1 翻湖部1はDATA1をよびDATA2について減1記録部3のそれぞれ異なる領域へ得込み且提出し制制を行う。以1記憶部3はEEPROMによって得成され減1制資部1の制御に従って得込み提出しを行う記憶部である。
第2 紀位部4 はで込動数の省型値を起憶する例えばマスク型の提出し場所配貨回路(ROM)により構成される。勿論外部にかいて適当な含込み手段により予め客込み処理を関したヒューズ型のROMまたはEEPROMによって構成しても良い。

何れにしても例えば存込回数管理値10~回のと きは11111010000010ピットアータ、 10 回のとまは11000011010100 000の17ピットデータを固定的に保持する。 前述の第2 師御部2 が電源投入時における初期状 超数定動作にないて第1記録部3に記録する旧計 **サデーメをカウンメ5にセットし、その後消1割** 御部1より受信するWE信号毎にカウンメ5をし て1づつ加昇して得られる計数データDATA2 をその毎度第1制御部1のADD2、CONT2 シよびWEによって第1記博部3へ記憶する都度 **詳DATA2は第1制御部1の制御に従い比較部** 6へ送出される。一方第2制御部2の制御信与C ONT3に従って比較部6はなりATA2と第2 記憶部々より受信する管理値と比較して出力端子 (〇 UT) よりその判定 結果例えばDATA2く 智母値のときは高レベルを送出して 書込み可とし DATA 2 全管理値のときは低レベルを送出して 存込み不可として 0 を送出し卸据 1 紀位部 3 が規 定の谷込回数になったとして交換することを途報

するようにしていた。このように従来は得込回数の計数データを智履値と比較してEEPROMによる男1配貨回引を管理するために経々の外部付加回路を設ける場合余分をスペースを必要とする他、計数データDATA1と共にDATA2を送出せしめて点検する必要があった。また世帯省略したが必要によって別途選択手度を設けてDATA1とDATA2を分離する必要がある等の欠点を考していた。

(3) 発明の目的

本体例の目的には込回数を管理するための回路と汎用データを記憶するEEPROMを同一基礎上に設けて無駄な実践スペースを削除すると共に複数の管理値を記憶、且服合することにより及時管理値への近接状況を把握し易くする他、汎用データと計数データとを別回路に分離して両データが同一端子に出力されるような事なく容易な管理や設を有するEEPROMによるICメモリを設備しようとするものである。

特別昭59-45695(3)

(e) 発明の構成

この目的は同一芸板上に、汎用データを記録す る第1の記憶手段、誘導1記憶手段の構込回数を 計数する手段、非常込回数計数における複数の管 理値を記憶する第2の記憶手段、材計数手段によ る計数データを記憶する第3の記憶手段、放第3 記世手段の計数データを第2記世手段における復 数の管理値を比較する手段を備えてなり、折1、 第3記律手段を常気消去可能の親出し専用記憶回 路、第2記憶手段を固定さたは党気消去可能の統 出し平用記憶回路により構成し、制御部は第1記 便手段の構込信号を受信する部に計数手段をして 第3記録手段にかける旧計数データに1を加算し て計数データを更新せしめ、奥に計数データを比 数手段に決出して管理値と比較させてその判定語 果を送出せしめることを停徹とするICメモリを 提供することによって達成することが出来る。

(1) 発明の質筋例

以下木発田の一実施例について 図面を静照しつ 3 扱明する。第2 図は本発明の一実施例における

存込回数管理手段を備えたEEPROM によるI Cメモリのプロック図を示す。図において11は 第1副副部、28は第2制御部、3は第1記憶部、 4 a は第2記提部、 5 はカウンタ、 6 a は比較部 かよび7は第2記憶部である。尚10は木先朝の 一実施例になける同一些板領域を示す。第1回と 共通の符号を有する第1記憶部3とカウンタ5ほ 従来のそれと问券であり共通の機能を有する。但 し第1配位邢3は胡丁加特邢1aより汎用データ DATATの配便動作制御のみを受け、針数デー **タDATA2の記憶動作制御を受けないEEPR** OM存成によるDATAI学用メモリとして作動 する。その他の第1別後形1a、第2前御邸2a、 第2元は節4a かよび比較部6a6岩 本動作とし ては従来のサフィックスのない符号を有する構成 部材の機能に類似の機能を備え部分的に異なる過 作を行う。

項1 制設部 1 aはパスより受信するデータに従 いてドレスデータADD1、制即信号CONT 1 およびライトイネーブルWE 1を第1記憶器3へ

与え汎用データDATA 1 を修込みまたADD 1 およびCONT1を与えて釈出し幼作を行う。

第2制御部2 * は従来と同様指原投入に伴って 初期状態の高定態作与よび計算的與動作を行う。。 低し従来と具り旧計数データは形でPROM で称 成する計数データ専用メモリポ3紀切録でより得 てカウンメSにセットし、WE1 を受信する信化 ファックCLKをガクンタ5に込出して1づつ加 お計載し、計載データDATA2を終3に信邸で に透出させると共に第2 前頭部2 a は制限信号で ONT 2 およびライトイネーブルWE2を示る記 **賃部7に連出してDATA2を認证させると共に** DATA 2を比較部ちょに退出させる。とうで部 3 紀世部7はERPROMで存成されそのアドレ スは記切内容が従來と同じく例えば10°を示す 10ピートとか10 を示すしてピットのように 一退のピットデータであり、存化アドレステータ を必要としない。第2紀律那4a6従来と何様に 脊理値を記憶するマスク 類ROMまたはヒューメ 並ROMあるいはEEPROMで請求する。低し

従来と異なり複数の管理値を記憶させる。例えば 要込回は最終常理値を10°回として11110 1000と千様皆は盤9×10°回として111 0000100を例一ビットなにより特成且延収 して記憶させてかく。そしてこの第2記憶部4a における退民する民政の管理値を削述の比較部の ■に送山される管理値と河ービット心からなるひ ATA 2 と再 2 納密郡 2 a は制興何均CONT3 によって孜敦図だけ森ピット辨成単位毎に協選し て比較させ、DATA2<各省理値のときは高レ ベル1を透出させ DATA?≧恒塩缸のときは 低レベルを遊出させるようにすれば、例えばDA TA2が役款の管理値に対し何れる下超るとまは 比較部68ほ似萩沿墳値に対して1、予模管理値 に対しても1を出力して11、DATA2が過程 理値の中間にあるときは山力10、DATA2が 最終智理値に守しくならか上出ったときは出力 0 0を出力縄子007より送出する。このように使 数の管理値を第2記録器4aに直列して設定して 比較部6mをしてDATA2のほぼピットを単位

として取列に比較を疑惑セゼDATA2が放終智 理値と等しくなるか上述るときは1の克袋して検 出され、DATA2が最終管理値未満のときは予 報管環値の数定に従って1を顕とする表示を行い 分談管環値への優近度を検出することが出来る。 (g) 発明の効果

り上級明したように本発明によれば従来EEPROMの言込回数を管理する手段を外部回路によっていたのに比較して同一点要上に1チップとして構成したため実体スペースを削除低減出来ると共に、計費データ専用の記憶部を設けて従来の不1期間部はEEPROMを単なるメモリ制御のみで薄込回数管理のための制御手段を全く考配することなく従島に使用出来、且な終行環館に対するだ近度も得られEEPROMにかける可込回数を容易に管理することが出来るので有用である。

4. 短面の標準な説明

第1回は従来の外部回路によって言込回費管理 手段を備えたEEPROMのブロック的、第2回 は本発明の一条施例における言込回数管理手段を **計別昭59- 45695(4)**

備えたEEPROM によるICメモリのブロック ぬである。

図にかいて1、1 a は第1 納留が、2、2 a は 第2 対海部、3 は第1 配留部、4、4 a は第2 配 協称、5 はカウンチ、6、6 a は比較部やよび7 はぼ3 部位部である。

代理人 并理士 位 岡 宏雄野春藤

